半導体製造プロセスの微細化やSoC(System-on-a-Chip)の高速化に伴い，遅延故障のテストの重要性が高まっている．論理回路の遅延故障のテストには，高精度な測定を可能にするDFT(Design for Testability)やテストパターン印加の仕組み，フォールスパスを考慮し故障の伝搬経路長を考慮したATPG(Automatic Test Pattern Generation:自動テストパターン生成)，SoCのテストでは，高速クロック生成，複数クロックドメインへの対応等の総合的アプローチが必要である．本論文では，基本となる遅延故障のテスト手法を解説する．